1/5/1 DIALOG(R)File 347:JAPIO (c) 2007 JPO & JAPIO. All rts. reserv.

04708390 **Image available**
GRAPHIC MEMORY ACCESS CIRCUIT

PUB. NO.: 07-028990 [JP 7028990 A] PUBLISHED: January 31, 1995 (19950131)

INVENTOR(s): AGATA HIROYUKI

APPLICANT(s): NEC SHIZUOKA LTD [489142] (A Japanese Company or

Corporation)

, JP (Japan)

APPL. NO.: 05-174537 [JP 93174537] FILED: July 14, 1993 (19930714) INTL CLASS: [6] G06T-001/60; G06F-012/00

JAPIO CLASS: 45.2 (INFORMATION PROCESSING -- Memory Units); 45.9

(INFORMATION PROCESSING -- Other)

JAPIO KEYWORD:R131 (INFORMATION PROCESSING -- Microcomputers & Microprocessers)

ABSTRACT

PURPOSE: To improve plotting performance by performing control between an address buffer and a data buffer and a CPU by a bus control circuit and writing the addresses and data of both buffers in a VRAM by a buffer control circuit.

CONSTITUTION: At the time of write on a VRAM 6 of the graphic memory of RAM $\,$

constitution, a bus control circuit 5 first judges that a command signal 12

received from a CPU 1 through a bus 7 is the write, an internal control

signal 16 is activated, the addresses are stored in an address buffer 2 and $\,$

the data are stored in a data buffer 3 by performing adjustment between the $\,$

CPU 1 and the VRAM 6 so as to let them correspond in one-to-one. Also, when

the command signal 12 is the write, the bus control circuit 5 continues to $\,$

receive $% \left(1\right) =\left(1\right) +\left(1\right) +\left($

buffer control circuit 4 writes write data stored in the data buffer 3 in

the VRAM 6 until the data buffer 3 is cleared corresponding to the $\,$

addresses stored in the address buffer 2.

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-28990

(43)公開日 平成7年(1995)1月31日


G06T 1/60 G06F 12/00	, 580	9366-5B	6065		•	
			GUGF	15/ 64	4 5 0	D
			審査請求	未請求	請求項の数2	OL (全 3 頁)
(21)出願番号 特願平5-174537 (71)出願人						
(22)出顧日	平成5年(1993)7月14日			静岡日本電気株式会社 静岡県掛川市下侵4番2号		
(22) Ш嶼日	十成5年(1993) 7	A 140	(72)発明者			2 7
				静岡県拉 式会社内		2 静岡日本電気株
			(74)代理人			(外2名)

(54) 【発明の名称】 グラフィックスメモリアクセス回路

(57)【要約】

【目的】グラフィックスの描画性能からグラフィックメ モリ依存性を除去し描画性能の高速化を確保する。

【構成】グラフィックスメモリのVRAM6へのライトデータとそのアドレスとを取り込むパッファとしてのアドレスパッファ2およびデータパッファ3と、CPU1と2つのパッファとの効率よい動作結合を制御するパス制御回路5と、2つのパッファ2、3とVRAM6とを接続するパッファ制御回路4とを有する。



10

1

【特許請求の範囲】

【請求項1】 マイクロコンピュータ構成のCPUから RAM構成のグラフィックスメモリのVRAMへのライ ト時のアドレスを複数蓄えるアドレスライトパッファ と、前記アドレスに対応したライトデータを複数蓄える データライトパッファと、前記アドレスライトパッファ およびデータライトバッファにそれぞれ蓄えられた前記 アドレスとライトデータとを効率よく前記VRAMに書 き込むための制御を行なうパッファ制御回路と、前記ア ドレスライトパッファおよびデータライトパッファと前 記CPU間の制御を行なうパス制御回路とを備え、グラ フィックスシステムにおける前記VRAMの高速書き込 みを行なうことを特徴とするグラフィックスメモリアク セス回路。

【請求項2】 前記グラフィックスメモリアクセス回路 と、前記グラフィックスアクセス回路を駆動するCPU とを備え、グラフィックスを高速に表示することを特徴 とするパーソナルコンピュータ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はグラフィックメモリアク セス回路に関し、特にパーソナルコンピュータシステム のグラフィックスメモリアクセス回路に関する。

[0002]

【従来の技術】一般的なグラフィックスシステムでは、 描画のためにCPUがグラフィックスメモリのVRAM に書き込む場合、VRAMへの書き込みサイクルの処理 が終了するまで待たされていた。

[0003]

【発明が解決しようとする課題】近年CPUの高速動作 30 化が進み、CPUがVRAMにアクセスする為の処理速 度もますます高速化する傾向にある。そのため、VRA Mの性能に比べてCPUのデータ処理性能が大幅に向上 し、СРUがVRAMアクセス時に処理を待たせれ本来 の性能が発輝できないことがしばしば発生し、グラフィ ックスの描画性能においてVRAM性能がボトルネック となってきているという問題点がある。

【0004】本発明の目的は上述した問題点を解決し、 グラフィックスの描画性能をVRAM性能に依存させな いようにしたグラフィックスメモリアクセス回路と、こ 40 のグラフィックスメモリアクセス回路を備えてグラフィ ックスを高速に表示するパーソナルコンピュータとを提 供することにある。

[0005]

【課題を解決するための手段】本発明のグラフィックス メモリアクセス回路は、マイクロコンピュータ構成のC PUからRAM構成のグラフィックスメモリのVRAM へのライト時のアドレスを複数蓄えるアドレスライトパ ッファと、前記アドレスに対応したライトデータを複数

ッファおよびデータライトパッファにそれぞれ蓄えられ た前記アドレスとライトデータとを効率よく前記VRA

Mに書き込むための制御を行なうパッファ制御回路と、 前記アドレスライトパッファおよびデータライトパッフ ァと前記CPU間の制御を行なうパス制御回路とを備 え、グラフィックスシステムにおける前記VRAMの高 速書き込みを行なう構成を有する。

【0006】また本発明のパーソナルコンピュータは、 前記グラフィックスメモリアクセス回路と、前記グラフ ィックスアクセス回路を駆動するCPUとを備え、グラ フィックスを高速に表示する構成を有する。

[0007]

【実施例】次に、本発明について図面を参照して説明す る。図1は本発明の一実施例の構成図である。本実施例 は、マイクロコンピュータ構成のCPU1、VRAMラ イト時の複数のライトアドレスを蓄えるアドレスライト パッファ2、VRAMライト時の複数のデータを蓄える データライトパッファ3、各パッファとVRAM間の制 御を行うパッファ制御回路4、CPUと各パッファのイ ンタフェースを司るパス制御回路5およびRAM構成の グラフィックメモリのVRAM6を備えた構成を有す

【0008】VRAM6に対するライト時のシーケンス としては、まずCPU1からパス7を介して受けるライ ト/リードおよびクロックを含むコマンド信号(A)1 2がライトであることをパス制御回路5が判断し、バッ ファカウントアップ信号である内部制御信号C16を起 動して、アドレスはアドレスパス信号(A)8としてア ドレスライトパッファ2に、データはデータパス信号 (A) 10としてデータパッファ3にそれぞれ蓄積す る。この場合の蓄積量は、その時のシステム構成に合わ せて一番効率のよい蓄積量が選択される。また、この時 蓄積されるアドレスとデータはそれぞれが一対一で対応 して蓄積されるようにパス制御回路5により管理され

【0009】アドレスバッファ2は、パッファが空の場 合はエンプテイ(空)であることを示す内部制御信号 (A) 14にて内部が空であることを、また満杯の場合 にはフル(満杯)状態であることを示す内部制御信号 (B) 15にて内部が満杯であることをバス制御回路5 にしらせる。パス制御回路5は、これら内部制御信号 (A) 14と内部制御信号(B) 15にもとづきCPU 1とVRAM6間の調整を行う。

【0010】 CPU1からパス7を介して受けるコマン ド信号(A) 12がライトの時は、パス制御回路5はア ドレスパッファ2からの内部制御信号(B) 15をトレ ースしながらこの信号が有効になり、アドレスパッファ 2が満杯であると判断するまでCPU1にレデイ(re ady)コマンド信号(B)13をパス7を介して返 蓄えるデータライトパッファと、前記アドレスライトパ 50 し、VRAM6へのアクセスを受け続ける。内部制御信

号(B) 15が有効となったところでCPU1へのコマ ンド信号(B) 13が返らないようにウェイト(wai t) を発生させ、内部のデータバッファ3からデータが 吐き出されて次のデータを取り込む準備ができるための 時間を確保する制御を行う。

【0011】パッファ制御回路5によりデータパッファ 3 に蓄えられたライトデータはVRAM6に対して、ア ドレスパッファ2で蓄えられたライトアドレスに対応し てデタパッファ3がクリアになるまで書き込まれる。

【0012】CPU1からのリード時においては、内部 制御信号(A)14が有効の状態(各パッファが空の状 態)の時はデータはVRAM6からCPU1へと素直に リードされる。しかし、内部制御信号(A)14が有効 でない状態(各パッファに1つでもライトアドレスおよ びライトデータが残っている状態)の場合では、CPU 1からのコマンド信号(A)12のライト/リード信号 がリードを要求してきてもリードデータを返さないよう にするため、バス制御回路5が内部制御信号(A)14 の状態をトレースしながらウェイトを発生させ、CPU 1からの要求をホールドする。

【0013】その後、各パッファが空になった状態を内 部制御信号(A)14で判別したらウェイトを解除し、 VRAM6のデータをCPU1に対して送信し、CPU

1のVRAM6に対するリードサイクルを終了させる。 【0014】このようにして、グラフィックスの描画性 能をVRAM性能に依存すること無く高速化することが

可能となる。

[0015]

【発明の効果】以上説明したように本発明は、従来のグ ラフィックシステムにおける描画のVRAM性能への依 存が解消するグラフィックアクセス回路を設けることに よりパーソナルコンピュータを実現することができる。 10 また、CPUの描画性能向上により、CPUの描画に対 する負荷が軽減され、他の処理を実行できるためパーソ ナルコンピュータとしてのトータル処理性能も向上する 効果を有する。

【図面の簡単な説明】

【図1】本発明の一実施例の構成図である。

【符号の説明】

- 1 CPU
- アドレスパッファ
- 3 データパッファ
- パッファ制御回路 4 20
 - パス制御回路
 - VRAM
 - パス

[図1]

